III Международная студенческая научная конференция Студенческий научный форум - 2011

Арифметическо-логические интегральные микросхемы, являются неотъемлемой частью микроэлектронных цифровых вычислительных устройств и предназначены для выполнения арифметических и логических операций над числами, представленными в двоичном, двоично-десятичном и других кодах. Для выполнения арифметических операций арифметическо-логические устройства (АЛУ) строят на сумматорах. Сумматором называется устройство, выполняющее арифметическое сложение двух чисел, представленных сигналами на его входах. При необходимости сумматоры с помощью некоторых вспомогательных операций (сдвига числа, обращения кода числа) могут выполнять алгебраическое сложение, вычитание, умножение, деление, сравнение и другие действия с числами. Промышленность выпускает некоторые типы сумматоров в виде интегральных микросхем. В качестве элементной базы для построения данного арифметического устройства использована интегральная микросхема (ИМС) CD4008.

Микросхема CD4008 - полный четырехразрядный двоичный сумматор с параллельным переносом. Ее логика работы и схематическое обозначение представлены на рис. 1. На входы А0-А3 подается код одного из суммируемых чисел (А0 - младший разряд, А3 - старший), на входы В0-В3 - код второго числа, на вход P0 - перенос от предыдущей микросхемы. Код суммы формируется на выходах S0-S3, перенос - на выходе Р4. У микросхемы, суммирующей младшие разряды многоразрядных двоичных чисел, вход P0 следует соединить с общим проводом. Данный сумматор позволяет складывать двоичные числа, меньшие или равные 1111 (максимальная сумма на выходе равна 11110, т.е. десятичному числу 30). Блок ввода состоит из двухпозиционных тумблеров, коммутируя, в зависимости от положения для каждого разряда, уровень логической 1 (плюс питания схемы) или 0 (общий провод, минус питания схемы) на вход сумматора и индикатора.

Сумматор осуществляет арифметические преобразования в соответствии со своей логикой работы (см. таблицу истинности на рис. 1.).

На рис. 2. представлена функциональная схема четырехразрядного двоичного сумматора с двоичной индикацией.

Формирователь уровня осуществляет подготовку сигналов, сообразно логике схемы, и формирует уровень, достаточный для управления индикатором. Состоит из инвертирующего звена и ключей средней мощности для управления индикатором.

Индикатор представляет собой комбинированный светодиодный прибор, специально разработанный под нужды данного устройства. Позволяет наблюдать в реальном времени одновременно значения входных регистров и результат арифметической операции в двоичном виде (0 или 1). На рис. 3. представлена принципиальная схема четырехразрядного двоичного сумматора с двоичной индикацией. На переключателях "A0-A3" и "B0-B3" собран блок ввода, передающий через резисторы R9-R16 на вход сумматора DD1 уровни логического 0 или 1, в зависимости от требуемого значения каждого разряда. Также, через резисторы R1-R8, плюс или минус питания уходит к соответствующему разряду индикатора. Основная арифметическая часть схемы представлена ИМС CD4008 (DD1), работающей в режиме суммирования младших разрядов многоразрядных двоичных чисел, соответственно, на вход P0 подан логический 0.

На ИМС CD4049 (DD2) и транзисторных ключах VT1-VT5 (BD139) собран блок формирования уровня. Применение инверторов DD2.1-DD2.4 на выходе сумматора DD1 обусловлено конструктивной особенностью включения светодиодного индикатора по схеме с общим анодом. Использование транзисторных ключей средней мощности VT1-VT5 вызвано значительным током потребления светодиодного индикатора (порядка 25 мА на один светодиод) и стремлением оптимизировать тепловой режим работы схемы.

Подстроечные резисторы R26-R31 служат для балансировки общей яркости светодиодного индикатора.Индикатор состоит из двух цифровых сегментных индикаторов CA56-11GWA (4х7) зеленого цвета свечения (Display A, B) для индикации входных значений сумматора, одного цифрового сегментного индикатора CA56-11EWA (4х7) красного цвета свечения (Display S) для индикации результата арифметической операции, одного цифрового

сегментного индикатора SA56-21EWA (1х7) красного цвета свечения (Display P4) для индикации результата в старшем разряде (логическая 1 с выхода переноса P4 DD1) и связки одиночных светодиодов L-153GDT зеленого цвета свечения (Display "+", "--") для декоративных целей и улучшения доступности восприятия информации на дисплее. На рис. 4 показана конструкция CA56-11, а на рис. 5, конструкция дисплея в целом.

Схема функционирует следующим образом. При подключении питания, на все светодиоды b, c (изображение "1") семисегментных индикаторов, кроме Display P4, подается минус питания, что заставляет их светиться. Это соответствует положению "1" переключателей блока ввода и уровню логической 1 на входах DD1. Также постоянно светятся светодиоды декоративной группы Display "+", "--" (за исключением светодиода "--" в группе Display P4, который загорается вместе с индикацией "1" в старшем разряде суммы).

При переключении тумблеров блока ввода в положение "0", на светодиоды a, f, e, d индикаторов Display A, B соответствующих разрядов подается минус питания (в положении "1" подавался плюс питания - светодиоды не горели), благодаря чему они загораются, формируя полное изображение "0" на семисегментном индикаторе. Также, уровень логического 0 поступает на соответствующие входы сумматора DD1.

С выходов сумматора DD1, через блок формирования уровня, сигналы результата арифметической операции аналогичным образом отображаются на индикаторе Display S. В случае превышения разрядной емкости результата (1111), на выходе переноса P4 DD1 появляется логическая 1, этот сигнал используется для управления индикатором Display P4 ("1" и часть дробной черты над ней - см. рис. 5).

Таким образом, оригинальное решение индикации, примененное при разработке данного устройства, позволяет существенно сократить число элементов схемы (исключив элементы дешифрации), повысить надежность и снизить общее энергопотребление схемы без потери наглядности процесса отображения.

ИМС, использующиеся в данной конструкции построены по технологии КМОП (CMOS) - комплементарная логика на транзисторах металл-оксид-полупроводник. В технологии КМОП используются полевые транзисторы с изолированным затвором с каналами разной проводимости. Отличительной особенностью схем КМОП по сравнению с биполярными технологиями (ТТЛ, ЭСЛ и др.) является очень малое энергопотребление в статическом режиме (в большинстве случаев можно считать, что энергия потребляется только во время переключения состояний). Это позволяет минимизировать потребляемый схемой ток и расширить интервал питающих напряжений.

Схема питается от 4х элементов типа ААА (6 В) и сохраняет свою работоспособность при снижении питающего напряжения до 2,5 В. Дальнейшее снижение напряжения питания сказывается на существенном снижении яркости дисплея.

Четырехразрядный двоичный сумматор с двоичной индикацией собран в корпусе серии G828B фирмы GAINTA. На рис. 6 показана конструкция корпуса, а на рис. 7 внешний вид готового включенного прибора.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Р.Токхейм «Основы цифровой электроники»-М., «Мир», 1988.
2. Г.И.Пухальский, Т.Я.Новосельцева «Проектирование дискретных устройств на интегральных микросхемах»-М., «Радио и связь», 1990.
3. Технические каталоги фирм Kingbright, Intersil, National Semiconductor, GAINTA, 2009-2010.